デジタル回路シミュレータ | AND/ORゲート・フリップフロップ・SRAMのインタラクティブ学習

ANDゲート回路図

すべての入力が「1」のときのみ、出力が「1」になります。

INTERACTIVE

💡 左側の入力ノード A と B を直接クリックして、ON(1)/OFF(0) を切り替えましょう！

動的真理値表

入力 A	入力 B	出力 Y

数式表現

$Y = A \cdot B$

ゲート組み合わせ Sandbox

AND/NAND/OR/NORゲートを自由に繋ぎ合わせ、複雑なロジックを構成できます。

SANDBOX MODE

💡 左側の丸ノード A, B, C, D をクリックして入力をトグルできます。
また、青色の各ゲート枠（GATE 1〜3）を直接クリックすると、ゲートの種類を切り替えられます！

現在の回路ステータス

ゲート1出力 ($X_1$)

ゲート2出力 ($X_2$)

最終出力 ($Y$)

現在の回路全体の論理式

$Y = (A \cdot B) + (C \cdot D)$

💡 組み合わせ回路のポイント

基本ゲートを組み合わせることで、どんなに複雑な論理式（コンピュータの演算装置など）も作ることができます。例えば、片方のゲートを反転（NAND/NOR）にすることで信号の抑制や、特定パターンの検出が可能になります。

SRラッチ

最もシンプルな記憶素子です。セット(S)とリセット(R)の信号で状態Qを制御します。

FLIP-FLOP MODE

💡 ゲート内のピンやスイッチをクリックしても値を操作できます。クロック信号の変化点（立ち上がりエッジ）に注目しましょう。

状態遷移・真理値表

💡 回路解説

SRラッチはクロック信号を持ちません。入力SとRの値が直接、交差結合されたNORゲートを通じて即座にフィードバックされ、記憶状態Qを保持します。

リアルタイム・ロジックアナライザ

入力と出力の時間軸（波形）の同期動作を確認できます。

1ビット SRAM (Static RAM) メモリセル

交差結合された2つのインバータによるラッチと、WL(ワード線)を介したBL/ /BL(ビット線)によるアクセス動作。

SRAM 6T CELL

🛠 手を動かして試す動作モード:

SRAM 現在の内部状態

記憶状態 Q

反転記憶 /Q

WL (Word Line): 0 (非アクティブ)

BL (Bit Line): 1

/BL (Complementary BL): 1

アクティブ・操作ログ

[システム] 初期化完了。SRAMセル準備OK。

💡 SRAMの仕組み

SRAMは電源が供給されている限りデータ（状態）を保持し続けます。DRAMのように電荷を維持するための「リフレッシュ動作」は不要なため、非常に高速に動作します。

📖 デジタル回路の知識ベース

● 真理値表とは？

デジタル回路に入力されるすべての「0と1」の組み合わせに対して、出力がどう決定されるかを網羅した一覧表です。設計図の役割を果たします。

● 記憶の保持メカニズム

出力を自身の入力に「フィードバック（交差結合）」させることで、直前の状態を電気的にループさせてロックします。これが各種フリップフロップやSRAMの心臓部です。

● エッジ・トリガの重要性

単に「1」の間ずっと動くラッチとは異なり、クロック信号が立ち上がる（0から1に変化する）「一瞬のタイミング」だけデータを取り込む仕組みが、現代の高速同期回路を支えています。